

Disciplina: Lógica Reconfigurável

Professor: Marcelo de Oliveira

Período: 2025/2

Atividade 2: Introdução à placa DE10-Lite

Nome:


Data: 02/04/2026

Esta atividade é composta por dois exercícios:

1) Implemente o mesmo exercício descrito na *Atividade 1: Portas lógicas*, mas dessa vez implemente na placa DE10-Lite:

- Defina cada entrada (a e b) em uma chave
- Associe um LED para cada uma das saídas

2) Considere o circuito abaixo. Quatro chaves são parte do circuito de controle de uma máquina de cópias. As chaves são encontradas em vários pontos ao longo do caminho em que o papel passa pela máquina. Cada chave é normalmente aberta e, quando o papel passa por uma chave, a chave fecha. Considere que é impossível que as chaves SW1 e SW4 estejam fechadas ao mesmo tempo, isto é, esse cenário nunca ocorrerá na prática. Projete um circuito digital que produz uma saída alta sempre que *duas ou mais* chaves estejam fechadas ao mesmo tempo. Para efeitos de simplificação, considere que é possível cenários onde apenas SW1 e SW3 estão ativados simultaneamente, por exemplo.



- Encontre a tabela-verdade do circuito a partir da descrição acima (use condições *don't care* para simplificar)
- Transponha a tabela para o mapa de Karnaugh e encontre a equação booleana
- Implemente o circuito em VHDL e faça a simulação
- Por fim, implemente o circuito na placa, com chaves atuando como as entradas e um LED sendo aceso quando a saída for alta

O exercício deve ser entregue na forma de um relatório em PDF no Classroom, que deve incluir:

- Códigos VHDL comentados e/ou acompanhados de um texto explicativo
- Imagens dos pin planners (apenas a parte de baixo, onde os pinos são listados)
- Para o exercício 2, apresente a tabela-verdade, o mapa de Karnaugh e a equação obtida; uma imagem da simulação e uma imagem (ou o PDF em anexo) do diagrama RTL